koorio.com
海量文库 文档专家
当前位置:首页 >> >>

第四章 存储系统_图文

第四章 存储系统
? 存储器的两大功能: 1、 存储(写入Write) 2、 取出(读出Read)
? 三项基本要求: 1、大容量 2、高速度 3、低成本

4.1 概述
4.1.1 存储器相关特性
1.存取时间
从存储器收到读(或写)申请命令,到从存储器 读(或写入)信息所需的时间称为存取时间(存 储器访问时间)
2.存取周期
? 存取周期指示存储器做连续访问操作过程中一 次完整的存取操作所需的全部时间。
? 指本次存取开始到下一次存取开始之间所需的 时间。即 存取时间加上一段附加时间。

4.1.1 存储器相关特性
3.数据传输率 数据传输率是数据传入或传出存储器的速 率。
R 单位:位数/每秒(bps)

4.1.2 存储器的分类

1.按存储器在系统中的作用分类

(1)主存(内存) 主要存放CPU当前使用的程序和数据。速度快
容量有限

(2)辅存(外存)
存放大量的后备程序和数据。
(3)高速缓存
存放CPU在当前一小段时间内

速度较慢 容量大 速度很快

多次使用的程序和数据。

容量小

4.1.2 存储器的分类
2. 按存储介质分类
(1)半导体存储器
静态存储器: 利用双稳态触发器存储信息 功耗较大,速度快,作Cache。
动态存储器: 依靠电容存储电荷的原理存储信息 功耗较小,容量大,速度较快,作主存。
(2)磁表面存储器
利用磁层上不同方向的磁化区域表示信息。
容量大,非破坏性读出, 长期保存信息, 作外存。

4.1.2 存储器的分类
(3)光盘存储器
利用光斑的有无表示信息。 容量很大,非破坏性读出,长期保存信息,速度慢。
作外存。
3.按存取方式分类
(1)随机存取存储器
随机存取: 可按地址访问存储器中的任一单元, 访问时间与单元地址无关。

4.1.2 存储器的分类
RAM :可读可写 固存:用户不能编程
PROM:用户可一次编程
ROM :只读不写 EPROM:用户可多次编程
(紫外线擦除)
EEPROM:用户可多次编程
(电擦除)
速度指标:存取周期或读/写周期(ns) 作主存、高速缓存。

4.1.2 存储器的分类
(2)顺序存取存储器(SAM)
访问时读/写部件按顺序查找目标地址,访问时间 与数据位置有关。如:磁带
两步操作 等待操作
读/写操作
速度指标 平均等待时间 (ms)
数据传输率 (字节/秒)

4.1.2 存储器的分类

(3)直接存取存储器(DAM)
访问时读/写部件先直接指向一个小区域,再在该区 域内顺序查找。访问时间与数据位置有关。如:磁盘

三步操作 速度指标

定位(寻道)操作 等待(旋转)操作 读/写操作
平均定位(平均寻道)时间(ms) 平均等待(平均旋转)时间(ms) 数据传输率 (位/秒)

4.1.3 存储系统的层次结构
? 三级存储体系结构: 高速缓存 — 主存 — 外存
1)主存储器:指能由CPU直接编程访问的存
储器。存放需要执行的程序和需要处理的数据。 也称为内存。
2)外存储器:指用来存放需要联机保存但暂
不使用的程序和数据。对主存的补充和后援。 位于主机的逻辑范畴之外。简称为外存。
3)高速缓存:存放最近要使用的程序和数据。
解决CPU和主存之间的速度匹配。

4.1.3 存储系统的层次结构

1.主存-外存层次

CPU

增大容量。

CPU 主存 外存
为虚拟存储提供条件。

Cache

将主存空间与部分外存空间组 成逻辑地址空间;
用户使用逻辑地址空间编程;

主存 外存

操作系统进行有关程序调度、存储空间分配、地 址转换等工作。

4.1.3 存储系统的层次结构
2.主存-高速缓存层次

提高速度。

不命中

CPU

Cache

命中

主存

4.2 半导体存储单元与存储芯片

双极型
工艺
MOS型

TTL型 速度很快、功耗大、容量小 ECL型 PMOS 电路结构 NMOS 功耗小、容量大
CMOS (静态MOS除外)

存储信

工作方式

静态MOS 动态MOS

静态存储器SRAM (双极型、静态MOS型):

依靠双稳态电路内部交叉反馈的机制存储信息。

息原理

功耗较大,速度快,作Cache。

动态存储器DRAM (动态MOS型):

依靠电容存储电荷的原理存储信息。

功耗较小,容量大,速度较快,作主存。

4.2.1 双极型存储单元与芯片

? 基本逻辑电路
1. 二极管:

2. 肖特基二极管:

3. 三极管:

集电极c 基极b

发射极e
三极管相当于一个由基极控制的无触点开关。当基极和发 射极之间的电压差较大时,三极管通导,集电极和发射极 电压基本相同。

4.2.1 双极型存储单元与芯片

1.TTL型存储单元

W

Vcc

A D1

V1
Z 读放

D2 V2

TTL原理:用两个双 W射极晶体管交叉反馈,
构成双稳态电路。
B 左图中,V1,V2 交叉反馈,构成双稳 态电路,发射极接
字线Z,如果字线Z为 低电平,可读/写,如 果字线Z为高电平,
则数据保持。W和W 是位线,数据通过W 和W读出或写入。

4.2.1 双极型存储单元与芯片

? 定义:
当V1通导而V2截止时,存储信息为0, 当V2通导而V1截止时,存储信息为1。
? TTL的读写方式(字位线和时间关系)

3V

W
W 3V

1.6V 3V
1.6V

Z 0.3V 写1 保持 读 保持 写0 保持 读

时间t

4.2.1 双极型存储单元与芯片

2.TTL型存储芯片
Vcc A1 A2 A3 DI4 DO4 DI3 DO3
16 15 14 13 12 11 10 9
SN74189 16x4
123 4 5678
A0 S W DI1 DO1 DI2 DO2 GND

电源Vcc,接+5伏
地,GND
片选S ,为低电平时选中 芯片
地址4位A3~A0
数据输入DI4~DI1,数据 输出DO4~DO1。
写命令W,低电平写入, 高电平读出

4.2.1 双极型存储单元与芯片
? 四个位平面的译码结构
行 A3
译 A2

列译码 A1 A0

4.2.1 双极型存储单元与芯片
? 一个位平面的译码结构

A3A2

X0 X1
X2 X3
W0W0 W1W1 W2W2 W3W3 I/O1 I/O2 I/O3 I/O4 A1A0 Y0 Y1 Y2 Y3

若:
A3~A0 = 0110
行:X1 列:Y2

4.2.2 静态MOS存储单元与芯片

1.六管单元 W

Vcc

W

(1)组成
V1、V3:MOS反相器 V2、V4:MOS反相器

V5 V3 V1

V4 V6 V2

触发器

V5、V6:控制门管

Z

Z:字线,选择存储单元

W、W: 位线,完成读/写操作
(2)定义
“0”:V1导通,V2截止; “1”:V1截止,V2导通。

4.2.2 静态MOS存储单元与芯片

(3)工作
Z:加高电平,V5、V6 导通,选中该单元。

W V5 V3

Vcc

W

V4 V6

写入:在W、W上分别加 高、低电平,写1/0。

V1

V2

读出:根据W、W上有无

电流,读1/0。

Z

(4)保持

Z:加低电平,V5、V6截止,该单元未选中,保持原状态。

只要电源正常,保证向导通管提供电流,便能维持一管导 通,另一管截止的状态不变,∴称静态。

静态单元是非破坏性读出,读出后不需重写。

4.2.2 静态MOS存储单元与芯片

2.静态MOS存储芯片
例.SRAM芯片2114(1K×4位)(四管)
Vcc A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE

18 17 16 15 14 13 12 11 10
2114 1K x 4 123456789

A6 A5 A4 A3 A0 A1 A2 CS GND

地址端:A9~A0(入) 数据端:I/O4~I/01(入/出)

片选CS = 0 选中芯片

控制端:

= 1 未选中芯片

写使能WE

=0写 =1读

电源、地:Vcc,GND

4.2.2 静态MOS存储单元与芯片
? 读写时序
为了让芯片正确工作,必须按时序提供正确的地址、 控制、数据信号。
(1)读周期
地址信号:
控制信号:CS
数据信号:Dout

4.2.2 静态MOS存储单元与芯片
(2)写周期
地址信号: 控制信号:CS
WE 数据信号:Dout
Din

4.2.3 动态MOS存储单元与芯片

1.四管存储单元
(1)组成
V1、V2:记忆管

W V3

C1、C2:柵极电容 V3、V4:控制门管 Z:字线

V1
C1

W V4
V2
C2

W、 W: 位线

(2)定义

Z

“0”:V1导通,V2截止(C1有电荷,C2无电荷); “1”:V1截止,V2导通(C1无电荷,C2有电荷)。

4.2.3 动态MOS存储单元与芯片

(3)工作

W

W

Z:加高电平,

V3

V4

V3、V4导通,选中 该单元。

V1
C1

V2
C2

写入:在W、W上分别加

高、低电平,写1/0。

Z

读出:W、W先预充电至 高电平,断开充电回路,

再根据W、W上有无电流,读1/0。
(4)保持

Z:加低电平,V3、V4截止,该单元未选中,保持原状态。

需定期向电容补充电荷(动态刷新),∴称动态。

四管单元是非破坏性读出,读出过程即实现刷新。

4.2.3 动态MOS存储单元与芯片

2.单管动态存储单元

W

(1)组成

Z

C:记忆单元 V:控制门管

Z:字线

W:位线

V

C

(2)定义

“0”:C无电荷,电平V0(低)

“1”:C有电荷,电平V1(高)

(3)工作
写入:Z加高电平,T导通, 读出:W先预充电,断开充电回路。 Z加高电平,V导通,根据W线电位的变化,读1/0。

3.存储芯片DRAM (Intel 2164)
GND CAS Do A6 A3 A4 A5 A7

16

9

2164(64K×1)

1

8

空闲/刷新 Di WE RAS A0 A2 A1 Vcc

地址端:A7~A0(入) 分时复用,提供16位地址。

数据端: Di(入) Do(出)

写使能WE 控制端:

=0写 =1读

高8位地址

片选 行地址选通RAS =0时A7~A0为行地址 列地址选通CAS =0时A7~A0为列地址

低8位地址

4.2.4 半导体只读存储器

? ROM 指一般情况下只能读出、不能写入的存 储器

1、掩模型只读存储器(MROM)

地 A0 址 0 A1 译 1

Vcc 0 1 … 7 00 0 … 1
11 0 … 1



驱 动

1023

A9

器 读出放

大器

1023 1 1 … 0

数据缓冲器

D0 D1 … D7

4.2.4 半导体只读存储器
? 上页MROM结构图的说明:
1)MROM的存储元可由二极管、双极型晶体管或 MOS管等构成,厂家生产时按用户要求做好, 用户不能修改。
2)上图是采用MOS管的1024*8位的MROM,单 译码,1024行,每行8位。译码器行选择线选中 为高电平,一行8管,如果某管导通,则对应位 为0,否则为1。输出为D0,D1 … D7。
3)特点: 信息一次写入后不能修改,灵活性差。
信息固定不变,可靠性高。
生产周期长,适合定型批量生产。

4.2.4 半导体只读存储器
2、可编程只读存储器(PROM)
1)为克服MROM的缺点,设计了一种出厂时全0,用 户可修改1次的ROM。
2)有两种产品:
结破坏型:行列交点处制作一对彼此反向的二极管, 平 时不通,为0;若加高电平,击穿1只二极管,则 写1。
熔丝型:行列交点处连接一段熔丝,连通为0,若加 高电平熔断,则写1。
3)以熔丝型为例:见下图,单译码,4字*4位,每个字 实际上是一个多发射极管,每个发射极通过熔丝与位 线相连。

4.2.4 半导体只读存储器

? 可编程只读存储器(PROM)结构图:

0

Vcc

A0

行1



A1 码 2

器3

0110 1011 0101

1010

读写读写读写读写

Ec

D0 D1 D2 D3

4.2.4 半导体只读存储器

3.可擦除可编程只读存储器(EPROM)
基本存储器电路

Vcc

EPROM管栅极由SiO2多晶硅

组成,浮空,无电荷,该管不

字线 通,漏极D和源极S间无电流,

存储信息为1,若要写0,在D

D位

G

线

S

和S间加25V电压,该管瞬间 击穿,电子进入浮栅,高压撤 除后,浮栅上电子无法泄漏,

变负,该管导通,存储信息0。

4.2.4 半导体只读存储器
? 芯片举例 Intel 2716 ,2K x 8,24脚 Vcc A8 A9 Vpp CS A10 PD/PGM O7 O6 O5 O4 O3
24 23 22 21 20 19 18 17 16 15 14 13 2716 2K x 8
1 2 3 4 5 6 7 8 9 10 11 12
A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND 说明:芯片上有石英玻璃窗口,紫外线照射时,浮 栅上电子获得能量后逸去,芯片被擦除为全1。
工作方式见课本P203 表4-1。

4.2.4 半导体只读存储器
4.电可擦除可编程只读存储器(EEPROM)
将EPROM改为用电来擦写。而且一次不需全 部擦除,可以只改写某个单元。
5.FLASH MEMORY
1)闪存是一种快擦写存储器,具有不挥发性, 可以在线 擦除和重写。
2)集成度高、高可靠性、抗振动、价格低 3)结构和EEPROM相似 4)具有很大发展潜力。

4.2.4 半导体只读存储器

6、各种ROM的比较

存储手 段
MROM

非易 高密 低功 单管 在线 失性 度 耗 单元 重写
能力
√ √ √√

字节重 抗冲 写能力 击能



EPROM √ √ √ √



EEPRO √





M

FLASH √ √ √ √ √

√√ √

4.3 主存储器组织
? 主存储器的组织涉及到:
1)主存储器的逻辑设计 2)DRAM的动态刷新问题 3)主存与CPU的连接、匹配 4)主存的校验

4.3.1 主存储器的逻辑设计
? 存储器的总容量 = 字数 (单元数)X 位数
1)若按字节编址:位数 = 8(一个字节) 2)若按字编址:位数 = 字长(通常为字节的整数
倍)
? 存储器的逻辑设计需要考虑:
可供选用的存储芯片类型、型号,每片的容量。 如果每片的容量低于总容量,则需要用若干芯片 组成。相应地,可能存在位数和字数的扩展问题。

4.3.1 主存储器的逻辑设计

? 例1:用2114(1K×4)SRAM芯片组成容量为
4K×8的存储器。地址总线A15~A0(低),双 向数据总线D7~D0(低),读/写信号线R/W。 给出芯片地址分配与片选逻辑,并画出M框图。

1.计算芯片数

(1)先扩展位数,再扩展单元数。

2片1K×4 4组1K×8

1K×8 8片 4K×8

(2)先扩展单元数,再扩展位数。

4片1K×4 2组4K×4

4K×4 4K×8

8片

4.3.1 主存储器的逻辑设计

2.地址分配与片选逻辑
存储器寻址逻辑 芯片内的寻址系统(二级译码) 芯片外的地址分配与片选逻辑

为芯片分配哪几位地址, 由哪几位地址形成芯

以便寻找片内的存储单 片选择逻辑,以便寻



找芯片

存储空间分配:
4KB存储器在16位地址空间(64KB)中占据 任意连续区间。

片选 芯片地址
A15…A12A11A10A9……A0
0……0 0 0 0 …… 0 0……0 0 0 1 …… 1 0……0 0 1 0 …… 0 0……0 0 1 1 …… 1 0……0 1 0 0 …… 0 0……0 1 0 1 …… 1 0……0 1 1 0 …… 0 0……0 1 1 1 …… 1

64KB
1K×4 11KK××44 11KK××44 11KK××44 11KK××44 11KK××44 11KK××44 11KK××44

4KB
需12位 地址寻 址:
A11~A0

低位地址分配给芯片,高位地址形成片选逻辑。

芯片
第1组
第2组 第3组
第4组

芯片地址
A9~A0 A9~A0
A9~A0 A9~A0

片选信号
CS0 CS1
CS2 CS3

片选逻辑
A11A10 A11A10
A11A10 A11A10

3.连接方式

(1)扩展位数 (2)扩展单元数 (3)连接控制线

D7~D4 D3~D0

4 4

4

4

4

4

R/W

1K×4 4

1K×4 4

1K×4 4

1K×4 4

1K×4

A9~A0 10

CS0

CS1

1K×4
10 CS2

1K×4
10 CS3

1K×4 10

A11 A10

A11 A10

A11 A10

(4)形成片选逻辑电路

A11 A10

4.3.1 主存储器的逻辑设计

例2.某半导体存储器容量7K×8位。其中固化区 4K ×8,可选EPROM芯片:2K×8/片。随机读 写区3K×8,可选SRAM芯片:2K×4/片、 1K×4/片。地址线A15~A0(低),双向数据线 D7~D0,CE片选信号,WE控制信号。画出芯片 级逻辑图,注明各种信号线,写出片选信号逻 辑式。

1.

2K×4

1K×4

2K×8 2K×8

4K×8

2K×4

1K×4

3K×8

4.3.1 主存储器的逻辑设计

2. 由于半导体存储器总容量为7K×8位,因此 共需要多少位地址进行全部寻址?
需13位, 即:A12~A0

2K×8

2K×8

2K×4 2K×4

1K×4 1K×4

芯片地址:11: A10~A0 11: A10~A0 11: A10~A0 10: A9~A0

片选逻辑:A12A11

A12A11

A12A11 A12A11A10

4.3.1 主存储器的逻辑设计
3. D7~D4 D3~D0 WE

2K×8 2K×8

2K×4

1K×4

A10~0

A10~0

地址 CE0

CE1

CE2

2K×4
A10~0

1K×4
A9~0

CE3

A12A11

A12A11 A12A11

A12A11A10

4.3.1 主存储器的逻辑设计
? 当主存储器的位数与单个存储芯片的位数 相同而字数不同时,采用字数扩展方式。
例如:主存容量64K x 8,可选芯片8K x 8 解:
1)芯片数量 = ( 64K x 8)/ ( 8K x 8)= 8 片 2)地址分配和片选逻辑
每个芯片地址线只有13根(A12 ~ A0), CPU输出有16根(A15 ~ A0), (A12 ~ A0)直 接相连, (A15 ~ A13)联3-8译码器输入端,译 码器输出端联到8个芯片 3)逻辑图

4.3.1 主存储器的逻辑设计

A15 A14

3/8


A13 码

A12 器

C A0 P WE
U D7

111

000

001

010

011

100 101 110 CS CS

8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8 8K x 8

D7

D1

D1

D0

D0

作业:某机的主储存器与外设统一编址,内存地址空间 为从第0号单元开始的连续空间,容量为16K×8位, 外设占用16KB。由2k×8位的EPROM芯片组成前4KB, 由4k×4位和8k×8位的SRAM芯片组成后12KB。Ai为 地址输入端,Di为数据输出端(EPROM)或数据输入 输出端(SRAM),-CS为片选端(低电平有效), PD/PGM为低且-CS有效时EPROM数据可输出,R/W为 SRAM的读写端。
(1)每一EPROM芯片和SRAM芯片各有多少地址输入线和 数据线?
(2)各种芯片各需要多少片?
( 3 ) 若 CPU 访 问 储 存 器 和 外 设 的 信 号 有 : R ( 读 命 令),W(写命令),AB0~AB15(输出,地址总线) 及双向数据总线DB0-DB7.试画出该存储器各芯片与 CPU连线的逻辑示意图,并注明地址分配及片选逻辑。

4.3.2 主存储器与CPU的连接

? 系统模式
1)最小系统模式
地址 数据
CPU R/W
存储器

2)较大系统模式

CPU

地址锁存器 地址 数据
收发缓冲器 控制
总线控制器
存储器

3)专用存储总线模式:
在CPU与主存之间建立一组专门的高速存 储总线。

4.3.2 主存储器与CPU的连接
? 速度匹配与时序控制 早期: CPU内部操作、访存操作——统一 的时钟周期 现在:CPU内部操作——时钟周期
访存操作——总线周期 ? 数据通路匹配 数据通路宽度:数据总线一次能并行传送
的位数

4.3.2 主存储器与CPU的连接
例1:8088 CPU芯片:
一次处理16位或8位,对外数据通路宽度8位,数据线8 位。每个总线周期读/写一个字节,占4个CPU时钟周期。
例2:8086 CPU芯片:
一次处理16位,内外数据通路宽度16位,数据线16位。 每个总线周期读/写两个字节。
? 主存相关控制信号:
基本控制信号: R/W CS 行选列选信号: RAS CAS 主存外设选择信号: M/IO MREQ

4.3.3 动态存储器的刷新

1.刷新定义和原因

DRAM是依靠电容上存储电荷来暂存信息。平时 无电源供电,时间一长电容上存储的电荷会逐 渐泄露。需定期向电容补充电荷,以保持信息 不变。

定期向电容补充电荷

刷新

2.最大刷新间隔

2ms 在此期间,必须对所有动态单元刷新一遍。

3.刷新方法
各动态芯片可同时刷新,片内按行刷新

刷新一行所用的时间

刷新周期(存取周期)

4.3.3 动态存储器的刷新

4.刷新方式

(1)集中刷新

2ms内集中安排所有刷新周期。

R/W R/W
50ns

刷新 刷新 2ms
死区

用在实时要 求不高的场 合。

(2)分散刷新

各刷新周期分散安排在存取周期中。

R/W 刷新 R/W 刷新
100ns

用在低速系 统中。

4.3.3 动态存储器的刷新

(3)异步刷新

各刷新周期分散安排在2ms内。

每隔一段时间刷新一行。

例. 2ms 128行

≈15.6

微秒

每隔15.6微秒提一次刷新请求, 刷新一行;2毫秒内刷新完所有

行。

R/W R/W

刷新 R/W

R/W 刷新 R/W

15.6 微秒

15.6 微秒

15.6 微秒

刷新请求

刷新请求

(DMA请求)

(DMA请求)

用在大多数计算机中。

4.3.4 主存储器的校验方法
? 数据校验的实现原理: 数据校验码是在合法的数据编码之间, 加进一些额外的编码,使合法的数据编 码出现错误时成为非法编码。 这样就可以通过检测编码的合法性达到 发现错误的目的。
? 码距:码距指任何一种编码的任两组二 进制代码中,其对应位置的代码最少有 几个二进制位不相同。

4.3.4 主存储器的校验方法

? 奇偶校验

1)奇偶校验码:它是在被传送的n位信息组上, 加上一个二进制位作为校验位,使配置后的 n+1位二进制代码中1的个数为奇数( 奇校验)或 偶数(偶校验)。

例:

数据

奇校验编码

偶校验编码

00000000

000000001

000000000

01110101

011101010

011101011

其中,最后一位为校验位,其余八位为数据位。

2)码距=?2

4.3.4 主存储器的校验方法

3)奇偶校验逻辑

主要采用异或门校验码的生成和检错。

偶形成 10

偶校错 01:正 错确 误

?能发现奇数个错,不能

发现偶数个错。





?能发现一位出错,但不

能判断出错位数,因此

不能纠错。 ⊕



⊕⊕⊕⊕ D7 D6 D5 D4 D3 D2 D1 D0
偶奇数数个个11

校验位 0

4.4 磁表面存储原理
4.4.1 记录介质和磁头
磁表面存储器中,记录信息的介质是一层很薄 的磁层,它依附在一定强度的基体上。
1. 基体和磁层 1)软质基体和磁层
磁带采用聚酯薄膜带,磁盘采用聚酯薄片。
磁层是加钴的氧化铁颗粒。
2)硬质基体和磁层 硬盘采用铝合金、工程塑料、陶瓷、玻璃作为 基体。
磁层是电镀的铁镍钴合金薄膜或溅射形成的薄 膜磁层。

4.4.1 记录介质和磁头
2. 读/写磁头 实现读/写的关键元件。 实现电磁转换和磁电转换。
(原理与结构见课本P218 ( P206)图4-27)。
磁盘中,每个记录面有一个磁头 磁带中,每个磁道有一对读写磁头

4.4.2 读写原理

1.写入

在磁头线圈中加入磁化电流(写电流),并使

磁层移动,在磁层上形成连续的小段磁化区域

(位单元)。

2.读出

磁通变化的区域

磁头线圈中不加电流,磁层移动。当位单元的转 变区经过磁头下方时,在线圈两端产生感应电 势。
读出信号

4.4.3 磁记录编码方式
? 磁记录方式就是采用某种变换规律,将一 串二进制代码序列转换成记录磁层中相应 的磁化状态。实际上就是如何按照写入代 码序列形成相应的写入电流波形。
? 观念的变化:
静态的:两种相反状态表示0/1 动态的:变与不变,变化相位不同,变化频率不同 一个位单元对应一位代码发展到一串单元对应一串
代码序列

4.4.3 磁记录编码方式

(1)不归零-1制(NRZ1)

I001

1

01

0

写1时电流变,写0时电流不变。

转变区少,无自同步能力。

I001

1

01

0

t
t
外同步

用于早期低速磁带机。

4.4.3 磁记录编码方式

(2)调相制(PE)

I001

1

01

0

t

写1时电流正跳变,写0时电流负跳变。 转变区多,有自同步能力。 用于常规磁带机。

(3)调频制(FM)

I001

1

01

0

t

转变区多,有自同步能力。

4.4.3 磁记录编码方式

(4)改进型调频制(MFM)

I001

1

01

0

t

写1时位单元中间电流变,相邻的0交界处电流变。 转变区少,有自同步能力。 用于磁盘。

可压缩位单元长度:
I001101

0

t

4.4.3 磁记录编码方式
(5)群码制(GCR)
基本方法:将4位一组的数据码,整体转 换为5位一组 的记录码,在数据码中,连 续0的个数不受限制,但在转换后的记录 码中,连续0的个数不超过两个;转换后 的记录码按NRZ1制写入磁带。
转换规律见P224表4-2 ( P211表4-3 )
转变区少,有自同步能力。用于数据流磁带机。

? 磁表面存储器特点:
1)记录信息可以长期保存,具有非易失性。 2)非破坏性读出。 3)记录介质可以重复使用 4)由于是连续记录,所以基本上是顺序存取方式,
不能象RAM那样随机读写。 5)由于是连续记录,需要比较复杂的寻址定位系统 6)由于在相对运动中进行读写,可靠性较低,需
要比较复杂的校验技术。

4.4.4 磁表面存储器校验方法
一. 海明校验
? 海明校验实质上是一种多重奇偶校验,即将代码 按一定规律组织为若干小组,分组进行奇偶校验, 各组的检错信息组成一个指误字,不仅能检测是 否出错,而且在只有1位出错的情况下指出是哪1 位出错,从而将该位自动变反纠正。
? 设校验码为N位,其中有效信息为k位,校验位为 r位,分成r组作奇偶校验,产生r位检错信息。这 r位检错信息构成一个指误字,可指出2r种状态, 其中一种状态表示无错,剩下的2r – 1种状态可指 出2r – 1位中某位出错。 所以 N = k + r <= 2r – 1
例: k = 4,则N = 4 + r <= 2r – 1 ,所以r = 3,即4位有 效信息加3位校验位。

4.4.4 磁表面存储器校验方法

N = k + r <= 2 r – 1 有效信息位数与校验位位数的关系

k 1 2~4 5~11 12~26 27~57 58~120



r2 3 4

5

6

7



? 分组原则 海明码中,位号数(1,2,3,…,n)中为2的权值
的那些位(1(20),2 (21) ,4 (22) ,…, 2r-1 ), 作为校验位,记作P1,P2,…,Pr,余下的作为有效信息
位。

4.4.4 磁表面存储器校验方法
例:N=11,k=7 , r=4的海明码位数为: 位号 1 2 3 4 5 6 7 8 9 10 11
Pi占位 P1 P2 X P3 X X X P4 X X X
X为有效信息,海明码的每一位都被P1,P2,…,Pr中 的一至若干位所校验。
规律:第i位由校验位位号之和等于i的那些校验位所 校验。 如:第5位,被P1、P3校验,
第7位,被P1、P2、P3校验。 由上述规律可得下表:

4.4.4 磁表面存储器校验方法

海明码位号 需占用的校验位号

备注

1

1 (P1)

1=1

2

2 (P2)

2=2

3

1、2 ( P1、P2)

3=1+2

4

4 (P3)

4=4

5

1、4 ( P1、P3)

5=1+4

6

2、4 ( P2、P3)

6=2+4

7

1、2、4 ( P1、P2、P3) 7=1+2+4

8

8 ( P4)

8=8

9

1、8 ( P1、P4)

9=1+8

10

2、8 ( P2、P4)

10=2+8

11

1、2、8 ( P1、P2、P4) 11=1+2+8

4.4.4 磁表面存储器校验方法

从上表,可看到某一位是由哪几个校验位所校验的,反 过来,每个校验位,都校验着它后面的一些确定位上的 有效信息,包括校验位本身。归纳得下表:

每个校验位所校验的位数

校验位位号 被校验位位号

1(P1) 2(P2) 4(P3) 8(P4)

1、3、5、7、9、11 2、3、6、7、10、11 4、5、6、7 8、9、10、11

4.4.4 磁表面存储器校验方法
例: N=7,k=4 , r=3。4位有效信息为A1 A2 A3 A4=1010。 解:1)分组,设校验位 ,偶校验

1 2 3 4 5 67

第3组 第2组 第1组 正确码 1位错

P1 P2 A1

√√





10 1 10 1

P3 A2 A3 A4 √√ √√

√√





10 11

10 10

指误字
G3 = 1 G2 = 0 G1 = 1
G3G2G1=000 G3G2G1=101

4.4.4 磁表面存储器校验方法
2)编码如下: 1011010
3)查错和纠错 看指误字G3G2G1=?,如果为0,则正确,
如果不为0, 则其值就是出错的位号。
G1=P1 ⊕ A1 ⊕ A2 ⊕ A4 G2=P2 ⊕ A1 ⊕ A3 ⊕ A4 G3=P3 ⊕ A2 ⊕ A3 ⊕ A4

练习

求1011的海明校验码,采用偶校验。

解:因为k=4,则设r=3,组成7位校验码:

1

2

3

4

5

6

7

P1 P2 1 P3 0

1

1

第一组:P1 101 形成偶校验码:P1=0 第二组:P2 111 形成偶校验码:P2=1 第三组:P3 011 形成偶校验码:P3=0 所以最后形成的海明校验码为:0110011

4.4.4 磁表面存储器校验方法
二. 循环校验码CRC
? 循环冗余校验码CRC是磁表面存储器、网络通 信等串行通信中广泛使用的校验方法。一般是 在k位有效信息后拼接r位校验码。
? 校验规则:让校验码能为某一约定代码除尽; 如果除得尽,表明代码正确;如果除不尽,余 数将指明出错位所在位置。

4.4.4 磁表面存储器校验方法
1. 模2运算
模2运算是指以按位模2相加为基础的四则运 算,运算时不考虑进位和借位。
1)模2加减:
即按位加,可用异或逻辑实现。 模2加与模2减的结果相同,即
0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 0。

4.4.4 磁表面存储器校验方法

2)模2乘:按模2加求部分积

例:

1010

X 101

1010

0000

1010

100010

3)模2除:

按模2减求部分余数,每求一位商使部分余数少 一位。

4.4.4 磁表面存储器校验方法

上商的原则是:

当部分余数的首位为1时,商1;

当部分余数的首位为0时,商0;

当部分余数的位数小于除数的位数时,该余数即为最后余

例:数。

101

//商

101 10000

101

//部分余数首位为1

010 000 100 101
01

//部分余数首位为0
//部分余数首位为1 //余数

4.4.4 磁表面存储器校验方法

2. 编码

将有效信息视为数字,用多项式描述,定义有效
信息为 M(x),约定的除数为G(x),用来产 生余数,G(x)又叫生成多项式,余数为R(x), 就是校验位。

如:有效信息 1011

M(x) = x3+x+1

1)将M(x )左移r位,变成M(x). xr,右边空出r位,以 便拼接r位校验信息。即:

信息码:

k位

左移r位:

k位 r位

4.4.4 磁表面存储器校验方法
2)用r+1位的生成多项式G(x)对M(x). Xr 作模2除, 得到商Q(x)和余数R(x)。
所以M(x). Xr = Q(x). G(x)+ R(x)
3) 上式即:
M(x). Xr - R(x)= Q(x). G(x) M(x). Xr + R(x)= Q(x). G(x)
//模2时加和减效果一样。
因为 M(x). Xr 的后 r位 是0,所以上 式就是将M(x)左移r位后与 R(x)相 拼接,从而形成循环冗余校验码。
4)在实际应用中,通常把R(x)称为校验码,记CRC

4.4.4 磁表面存储器校验方法

例:将4位有效信息1100编成循环冗余校验 码,生成多项式为x3+x+1。

解:M(x)= x3+x2 即:1100,

M(x). xr = x6+x5 即:1100000 (r=3)

G(x) = x3+x+1 即:1011

所以:M(x). Xr 1100000

010

_______________ = ___________ = 1110 + _____

G(x)

1011

1011

M(x). Xr + R(x)= 1100000 + 010 = 1100 010

即:循环冗余校验码为1100 010

4.4.4 磁表面存储器校验方法
出错模式表G(x)=1011
A 1 A 2 A 3 A 4 A 5 A 6 A 7 余 数 出错位 正确 1 1 0 0 0 1 0 0 0 0 无
1 1 0 0 0 1 10 0 1 7 1 1 0 0 0 0 00 1 0 6 1 1 0 0 1 1 01 0 0 5 出错 1 1 0 1 0 1 0 0 1 1 4 1 1 1 0 0 1 011 0 3 1 0 0 0 0 1 01 1 1 2 0 1 0 0 0 1 01 0 1 1

4.4.4 磁表面存储器校验方法
特点:
1、余数不为0,表示有错,其值与出错位序号一 一对应。
2、余数继续除下去,将按上表循环。逻辑实现 简单。
3、生成多项式要特别选取。

练习

求1101的CRC(循环冗余校验码),生成多项式 G(x)=1011 。

解:M(X)= x3+x2+1 即:1101

M(X)·Xr = x6+x5+x3, 即:1101000 (r=3) G(X)= x3+x+1 即:1011

M(X)·Xr 1101000 G(X) = 1011

= 1111 +

001 1011

M(X)·Xr+ R(X)= 1101000+001=1101001 所以循环冗余校验码为:1101001


网站首页 | 网站地图
All rights reserved Powered by 酷我资料网 koorio.com
copyright ©right 2014-2019。
文档资料库内容来自网络,如有侵犯请联系客服。3088529994@qq.com